


2014年10月22日 15:00-15:50
 組み込みシステムシンポジウム2014 (ESS2014)
 チュートリアル




PyCoRAMによる Pythonを用いたポータブルな FPGAアクセラレータ開発

高前田 (山崎) 伸也
 奈良先端科学技術大学院大学 情報科学研究科
 E-mail: shinya_at_is_naist_jp

今日の話: PyCoRAMについて

- 高位合成技術とメモリシステム抽象化を用いたアクセラレータIPコア開発のためのフレームワーク
 - キーワード: FPGAアクセラレータ・IPコア設計・Python-Verilog
 高位合成・メモリシステム抽象化・AXI4インターコネク



2014-10-22 2


PyCoRAM and Pyverilog are released for public! 

- PyCoRAM
 - <http://shtaxxx.github.io/PyCoRAM/>
- Pyverilog
 - <http://shtaxxx.github.io/Pyverilog/>

2014-10-22 3

はじめに


2014-10-22 4



FPGAs in Anywhere


- As an LSI verification platform
 - Testing the LSI functions, before the actual fabrication
 - It enables longer behavior simulations than SW-based simulators
- As a final product
 - Vision processing
 - Network router
 - Broadcasting
 - Stock Trading (High Frequency Trading (HFT))
 - Oil mining

2014-10-22 Shinya T-Y, NAIST 6



Digilent Atlys
 FPGA: Xilinx Spartan-6 LX45
 Size: Pipelined CPU x4
 Price: 20,000yen (Academic)

Digilent ZedBoard
 FPGA: Xilinx Zynq-7020
 Size: Pipelined CPU x8 (+ ARM DualCore)
 Price: 50,000yen (Academic)




アプリケーションのポータビリティ

■ どうやって様々なプラットフォームをサポートするか?

- プラットフォーム毎に特性が違う◎
 - ・ ロジックサイズ・メモリサイズ・
 - メモリインターフェース・I/O...



Digilent Atlys
(Xilinx Spartan-6 LX45)



ScalableCore System (our FPGA system)
(Xilinx Spartan-6 LX16 x 128-node)



Xilinx ML605
(Xilinx Virtex-6 LX240T)



2014-10-22

Shinya T-Y, NAIST

10

IPコアベースのシステム開発

- IPコアを開発・追加して繋がればシステム完成◎
 - 標準的なインターコネクでIPコア達を接続
 - EDAツールが自動的にインターコネクと (いくつかの) デバイス依存のインターフェースを生成してくれるから楽ちん



2014-10-22

Xilinx Platform Studio (XPS)

Shinya T-Y, NAIST

11

どうやってアクセラレータIPを実装するか?

■ 普通にHDLでアクセラレータを実装するのは芸が無い

- とうかいいろいろ面倒で嫌だ！
 - ・ 演算とメモリアクセスのスケジューリングロジック
 - ダブルバッファリングとか面倒
 - ・ メモリシステムの制御回路
 - HDLでステートマシンを書くのは面倒だし間違えやすい
 - ・ デバッグが面倒
- でもパイプラインの振る舞いはサイクルレベルで定義したい
 - ・ FPGAで性能を出すには高稼働率のパイプラインが重要
 - だから計算ロジックはHDLで書きたい
 - 高位合成だとチューンがイマイチ難しい

■ 抽象化されたメモリシステムが使えると幸せそう

CoRAMメモリアーキテクチャ

2014-10-22

Shinya T-Y, NAIST

12

CoRAM [Chung+,FPGA'11]

- FPGAアクセラレータのためのメモリ抽象化
 - 高位モデルによるメモリ管理でアクセラレータをポータブルに
 - ・ 計算カーネルとメモリアクセスの分離
 - ・ ソフトウェアのモデルによるメモリアクセスパターンの記述

2014-10-22 13

What "Runs" CoRAM?

From CoRAM Tutorial @FPGA'13

6/19/2013 18

2014-10-22 14

PyCoRAM

2014-10-22 15

Motivation: CoRAM for Modern EDKs

- CoRAMのメモリ抽象化を今時のEDKで使いたい
 - 標準的なインターコネク (≒AMBA AXI4) に繋ぎたい
 - そうすれば他の普通のIPコアとも簡単に共存できそう

2014-10-22 16

PyCoRAM [Takamaeda+, CARL'13]

- ベンダーEDK向けのPythonベースのCoRAM実装
 - 計算カーネルのRTL記述とメモリアccessパターンのPython記述からAXI4 IPコアを自動合成
 - 出来上がったIPコアをEDKでポチポチつなげばシステム完成!
- 特徴
 - Pythonでのコントロールスレッド記述
 - ・ Pythonで簡単にメモリアccessパターンを記述できる
 - 独自の高位合成コンパイラでPython記述からVerilog HDLのRTLを合成
 - AMBA AXI4インターコネクトのサポート
 - ・ Xilinx Platform Studio (XPS)などを用いたIPコアベースの開発を支援
 - 計算ロジックの複雑なデザインに対応
 - ・ ハードウェアデザイン解析・生成のためのオープンソースツールキットPyverilogを活用



2014-10-22 Shinya T-Y, NAIST 17





オリジナルのCoRAMとの比較

	CoRAM	PyCoRAM
Language for Control-Thread	C	Python
Supported Memory Operations	(Blocking/Non-Blocking) Read/Write	(Blocking/Non-Blocking) Read/Write
On-chip Interconnect	CONNECT NoC [FPGA'12]	AMBA AXI4
FSM Granularity in Control Thread	LLVM-IR	Python AST Node
Generate Statement Support for User logics	No	Yes
Supported FPGAs	Xilinx ML605 Altera Terasic DE-4	Any FPGAs supporting AXI Bus
# Lines of Code	11,682 lines (w/o CONNECT)	4,947 lines (w/o Pyverilog)

FSM: Finite State Machine
LLVM-IR: Low Level Virtual Machine Intermediate Representation
AST: Abstract Syntax Tree

2014-10-22 Shinya T-Y, NAIST 18





PyCoRAMにおけるIPコアの作り方・でき方

■ 2種類のファイルを用意する

- Verilog HDL: 計算ロジック
- Python: コントロールスレッド (メモリアクセスパターン)

```

CoramMemory1P
#(
  .CORAM_THREAD_NAME("thread_name"),
  .CORAM_ID(0),
  .CORAM_ADDR_LEN(ADDR_LEN),
  .CORAM_DATA_WIDTH(DATA_WIDTH)
)
inst_memory
(.CLK(CLK),
 .ADDR(mem_addr),
 .D(mem_d),
 .WE(mem_we),
 .Q(mem_q)
);

def calc_sum(times):
    ram = CoramMemory(idx=0, datawidth=32, size=1024)
    channel = CoramChannel(idx=0, datawidth=32)
    addr = 0
    sum = 0
    for i in range(times):
        ram.write(0, addr, 128)
        channel.write(addr)
        sum += channel.read()
        addr += 128 * (32/8)
    print('sum=', sum)
    calc_sum(8)

```

■ PyCoRAMが自動的にIPコアのパッケージを作成

- Python-Verilog高位合成とRTL変換を自動で行う

2014-10-22

Shinya T-Y. NAIST

25

計算ロジックにおけるCoRAMオブジェクト

■ CoRAMオブジェクトはブロックRAMやFIFOとして扱う

- 一般的なメモリとよく似たインターフェース
 - CoRAMと外部を接続するインターフェースは自動的に追加される
- いくつかのパラメータで特性を指定
 - スレッド名, ID, データ幅, アドレス幅, スキャッターギャザー等

```

CoramMemory1P
#(
  .CORAM_THREAD_NAME("thread_name"),
  .CORAM_ID(0),
  .CORAM_ADDR_LEN(ADDR_LEN),
  .CORAM_DATA_WIDTH(DATA_WIDTH)
)
inst_memory
(.CLK(CLK),
 .ADDR(mem_addr),
 .D(mem_d),
 .WE(mem_we),
 .Q(mem_q)
);

```

(a) CoRAM Memory

```

CoramChannel
#(
  .CORAM_THREAD_NAME("thread_name"),
  .CORAM_ID(0),
  .CORAM_ADDR_LEN(CHANNEL_ADDR_LEN),
  .CORAM_DATA_WIDTH(CHANNEL_DATA_WIDTH)
)
inst_channel
(.CLK(CLK),
 .RST(RST),
 .D(comm_d),
 .ENQ(comm_eng),
 .FULL(comm_full),
 .Q(comm_q),
 .DEQ(comm_deq),
 .EMPTY(comm_empty)
);

```

(b) CoRAM Channel

2014-10-22


Shinya T-Y. NAIST

26

Pythonによるコントロールスレッド

■ CoRAMオブジェクトに対する処理を記述する

- CoRAMメモリ (read/write)
 - オンチップCoRAMメモリとオフチップDRAMとの間のDMA転送によるデータ移動
- CoRAMチャネル (read/write)
 - ユーザロジックとコントロールスレッドとの間のトークンのやりとり



```

0 def calc_sum(times):
1   ram = CoramMemory(idx=0, datawidth=32, size=1024)
2   channel = CoramChannel(idx=0, datawidth=32)
3   addr = 0
4   sum = 0
5   for i in range(times):
6     ram.write(0, addr, 128) # Transfer (off-chip DRAM to BRAM)
7     channel.write(addr) # Notification to User-logic
8     sum += channel.read() # Wait for Notification from User-logic
9     addr += 128 * (32/8)
10    print('sum=', sum) # $display Verilog system task
11    calc_sum(8)

```

2014-10-22

Shinya T-Y. NAIST

27

サポートされているPyCoRAMオブジェクト

■ データ置き場 (メモリ・ストリーム)

- CoramMemory
 - Block RAM that the data is replaced by the control thread
- CoramInStream
 - Input FIFO from off-chip DRAM
- CoramOutStream
 - Output FIFO to off-chip DRAM

■ ユーザロジックとコントロールスレッド間のチャネル

- CoramChannel
 - FIFO between user-logic and control-thread
- CoramRegister
 - Latch between user-logic and control-thread

■ 他のIPコア・プロセッサからアクセスできるスレーブチャネル

- CoramIoChannel
 - (AXI4/Avalon) Slave interface


2014-10-22

Shinya T-Y. NAIST

28

例: 配列の和を求めるアクセラレータ

- 1-CoRAM+1-Threadの簡単なハードウェア
 - CoRAMメモリにDRAM (など) からデータを読み込む
 - コントロールスレッドでオンチップ-オフチップ間のデータ転送パターンを表現



計算ロジック (1): I/Oポート

```
include "pycoras.v"
define THREAD_NAME "ctrl_thread"
module userLogic #
(
    parameter W_A = 10,
    parameter W_COMM_A = 4,
    parameter W_D = 32,
    parameter SIZE = 128
)
(
    input CLK,
    input RST,
    output reg [31:0] sum
);
reg [W_A-1:0] mem_addr;
reg [W_D-1:0] mem_d;
wire [W_D-1:0] mem_a;
reg [W_D-1:0] comm_d;
reg comm_full;
wire [W_D-1:0] comm_q;
reg comm_req;
reg comm_empty;
reg [3:0] state;
endmodule
```

- クロック(CLK)とリセット(RST)以外に専用のI/Oは不要
- CoRAMメモリのための信号 (BRAMと同じインターフェース)
- CoRAMチャンネルのための信号 (FIFOと同じインターフェース)
- ステートマシン用変数

計算ロジック (2): パイプライン/FSM

```
always @(posedge CLK) begin
    if(RST) begin
        state <= 0;
        mem_we <= 0;
        comm_req <= 0;
        comm_eng <= 0;
    end else begin
        // default value
        comm_eng <= 0;
        comm_deq <= 0;
    end
    if(state == 0) begin
        sum <= 0;
        mem_d <= 0;
        mem_we <= 0;
        mem_addr <= 0;
        if(comm_empty) begin
            comm_deq <= 1;
            state <= 1;
        end
    end else if(state == 1) begin
        state <= 2;
        mem_addr <= 0;
    end else if(state == 2) begin
        state <= 3;
        mem_addr <= mem_addr + 1;
    end
end
```

CoRAMチャンネルから読み出し (コントロールスレッドから受信)

```
end else if(state == 3) begin
    mem_addr <= mem_addr + 1;
    sum <= sum + mem_a;
    if(mem_addr == SIZE-2) begin
        state <= 4;
    end
end else if(state == 4) begin
    state <= 5;
    sum <= sum + mem_a;
end else if(state == 5) begin
    state <= 6;
    sum <= sum + mem_a;
end else if(state == 6) begin
    if(comm_full) begin
        comm_d <= sum;
        comm_eng <= 1;
        state <= 7;
    end
end else if(state == 7) begin
    comm_eng <= 0;
    if(comm_empty) begin
        comm_deq <= 1;
        state <= 1;
    end
end
end
```

CoRAMチャンネルに書き込み (コントロールスレッドに通知)

計算ロジック (3): 子インスタンス

```
CoRAMMemory1P
#(
    .CORAM_THREAD_NAME('THREAD_NAME'),
    .CORAM_ID(0),
    .CORAM_SUB_ID(0),
    .CORAM_ADDR_LEN(W_A),
    .CORAM_DATA_WIDTH(W_D)
)
inst_data_memory
(
    .ADDR(mem_addr),
    .D(mem_d),
    .WE(mem_we),
    .Q(mem_a)
);
CoRAMChannel
#(
    .CORAM_THREAD_NAME('THREAD_NAME'),
    .CORAM_ID(0),
    .CORAM_ADDR_LEN(W_COMM_A),
    .CORAM_DATA_WIDTH(W_D)
)
inst_comm_channel
(
    .CLK(CLK),
    .RST(RST),
    .D(comm_d),
    .EN(comm_eng),
    .FULL(comm_full),
    .Q(comm_q),
    .REQ(comm_req),
    .EMPTY(comm_empty)
);
endmodule
```

CoRAMメモリ (BRAMと同じインターフェース)

CoRAMチャンネル (FIFOと同じインターフェース)

コントロールスレッド (Python)

ram (CoRAMメモリ)とchannel (CoRAMチャネル)の宣言

```
def ctrl_thread():
    ram = CoRAMMemory(1d=0, datawidth=32, size=1024, length=1, scattergather=False)
    channel = CoRAMChannel(1d=0, datawidth=32, size=16)
    addr = 0
    sum = 0
    for i in range(8):
        ram.write(0, addr, 128) # from DRAM to BlockRAM
        channel.write(addr)
        sum = channel.read()
        addr += 512
    print('sum=', sum)
ctrl_thread()
```

CoRAMメモリにDMA転送したり
CoRAMチャネルから読んだり書いたり

2014-10-22

Shinya T-Y. NAIST

33

コンパイル

```
shrc@ORION:~/single_memory$ make build
python3 -c 'import sys; sys.path.append("../include"); from userlogic import vl_00_a; extaddrwidth=32; extdatawidth=512; signalwidth=64; mem_incr_hex = mem_incr_hex; simaddrwidth=24; hperiod_ulogics=5; hperiod_threads=5; hperiod_ax=1; singlelock; userlogic.v ctrl_thread.py'
WARNING: 146 shift/reduce conflicts
Generating LALR tables
WARNING: 146 shift/reduce conflicts
CoRAM Objects in User-defined RTL
CoRAM CoRAMMemory
  CoRAMMemory(ID:0) Thread:ctrl_thread AddrWidth:0 DataWidth:32
CoRAM CoRAMChannel
  CoRAMChannel(ID:0 Thread:ctrl_thread AddrWidth:3 DataWidth:32)
CoRAM Objects in Control-Thread "ctrl_thread", # FSM = 15
CoRAM CoRAMMemory:
  CoRAMMemory(ID:0 Length:1 AddrWidth:10 DataWidth:32) alias: __s0_ram
CoRAM CoRAMChannel:
  CoRAMChannel(ID:0 AddrWidth:4 DataWidth:32) alias: __s0_channel
shrc@ORION:~/single_memory$ ls pycoram_userlogic_vl_00_a/
data doc hdl test
shrc@ORION:~/single_memory$
```

2014-10-22

Shinya T-Y. NAIST

34

シミュレーション結果


```
shrc@ORION:~/single_memory$ make sim
make compile -c pycoram_userlogic_vl_00_a/test
make log -c pycoram_userlogic_vl_00_a/test
make run -c pycoram_userlogic_vl_00_a/test
WARNING: test_pycoram_userlogic_v499: $readmemh(see.log): Not enough words in the file for the requested range (0:58777215).
read memory image file: see.log
VCD Write: dumpfile: test_vcd opened for output
CoRAM time: 35 thread:ctrl_thread memory:CoRAMMemory_0 write issue size: 128 [0]-[0] 80
CoRAM time: 175 thread:ctrl_thread memory:CoRAMMemory_0 write done size: 128 [0]-[0] 80
CoRAM time: 316 thread:ctrl_thread channel:CoRAMChannel_0 read data: 0 80
CoRAM time: 458 thread:ctrl_thread channel:CoRAMChannel_0 read data: 0 80
CoRAM time: 515 thread:ctrl_thread memory:CoRAMMemory_0 write issue size: 128 [0]-[0] 512
CoRAM time: 606 thread:ctrl_thread memory:CoRAMMemory_0 write done size: 128 [0]-[0] 512
CoRAM time: 663 thread:ctrl_thread channel:CoRAMChannel_0 write data: 5048 512
CoRAM time: 703 thread:ctrl_thread channel:CoRAMChannel_0 read data: 5048
CoRAM time: 862 thread:ctrl_thread memory:CoRAMMemory_0 write issue size: 128 [0]-[0] 1024
CoRAM time: 972 thread:ctrl_thread memory:CoRAMMemory_0 write done size: 128 [0]-[0] 1024
CoRAM time: 1082 thread:ctrl_thread channel:CoRAMChannel_0 write data: 7528 1024
CoRAM time: 1182 thread:ctrl_thread channel:CoRAMChannel_0 read data: 7528
CoRAM time: 1332 thread:ctrl_thread memory:CoRAMMemory_0 write issue size: 128 [0]-[0] 1536
CoRAM time: 1482 thread:ctrl_thread memory:CoRAMMemory_0 write done size: 128 [0]-[0] 1536
CoRAM time: 1632 thread:ctrl_thread channel:CoRAMChannel_0 write data: 13816 1536
CoRAM time: 1732 thread:ctrl_thread channel:CoRAMChannel_0 read data: 13816
CoRAM time: 1882 thread:ctrl_thread memory:CoRAMMemory_0 write issue size: 128 [0]-[0] 2048
CoRAM time: 1982 thread:ctrl_thread memory:CoRAMMemory_0 write done size: 128 [0]-[0] 2048
CoRAM time: 2132 thread:ctrl_thread channel:CoRAMChannel_0 write data: 20408 2048
CoRAM time: 2232 thread:ctrl_thread channel:CoRAMChannel_0 read data: 20408
CoRAM time: 2382 thread:ctrl_thread memory:CoRAMMemory_0 write issue size: 128 [0]-[0] 2560
CoRAM time: 2482 thread:ctrl_thread memory:CoRAMMemory_0 write done size: 128 [0]-[0] 2560
CoRAM time: 2632 thread:ctrl_thread channel:CoRAMChannel_0 read data: 23528 2560
CoRAM time: 2732 thread:ctrl_thread channel:CoRAMChannel_0 write data: 23528
CoRAM time: 2882 thread:ctrl_thread memory:CoRAMMemory_0 write issue size: 128 [0]-[0] 3072
CoRAM time: 2982 thread:ctrl_thread memory:CoRAMMemory_0 write done size: 128 [0]-[0] 3072
CoRAM time: 3132 thread:ctrl_thread channel:CoRAMChannel_0 write data: 26648 3072
CoRAM time: 3232 thread:ctrl_thread channel:CoRAMChannel_0 read data: 26648
CoRAM time: 3382 thread:ctrl_thread memory:CoRAMMemory_0 write issue size: 128 [0]-[0] 3584
CoRAM time: 3482 thread:ctrl_thread memory:CoRAMMemory_0 write done size: 128 [0]-[0] 3584
CoRAM time: 3632 thread:ctrl_thread channel:CoRAMChannel_0 write data: 33776 3584
CoRAM time: 3732 thread:ctrl_thread channel:CoRAMChannel_0 read data: 33776
CoRAM time: 4062 thread:ctrl_thread finished
CoRAM time: 4262 thread:ctrl_thread finished
shrc@ORION:~/single_memory$
shrc@ORION:~/single_memory$
```

2014-10-22

Shinya T-Y. NAIST

35

シミュレーション結果 (波形)



2014-10-22

Shinya T-Y. NAIST



36

評価

2014-10-22 Shinya T-Y, NAIST 37

評価


- 評価項目: メモリバンド幅利用率
 - メモリ抽象化の下でも高いメモリ性能を達成できることを示す
- セットアップ
 - FPGAボード2種
 - Digilent Atlys
 - Spartan-6 LX45
 - DDR2-800 DRAM 128MB (1.2GB/s*)
 - AXI4 128-bit, 100MHz (1.6GB/s)
 - Xilinx ML605
 - Virtex-6 LX240T
 - DDR3-800 DRAM 512MB (6.4GB/s)
 - AXI4 256-bit, 200MHz (6.4GB/s)
 - EDK
 - Xilinx Platform Studio (14.6)

2014-10-22 Shinya T-Y, NAIST 38

評価用アプリケーション

- 配列の和を求める
 - 2つのCoRAMメモリをダブルバッファで利用
 - SIMD幅 (=同時に計算する要素数) を変化させてその影響を観測
 - 4, 8, 16, 32, 64 (bytes)




2014-10-22 Shinya T-Y, NAIST 39


結果: メモリバンド幅利用率

- 結構良い感じでメモリバンド幅を使えている
 - Atlys: ~~85.5%~~ (@ 16-byte)
 - ML605: ~~84.9%~~ (@ 64-byte)
- 100%使い切れていない理由
 - 各DMACのトランザクションがシーケンシャルになっているから
 - ~~結果、メモリアクセスレイテンシが性能にダイレクトに影響~~

大幅に改善!
(現在評価中)



Atlys (Spartan-6)



ML605 (Virtex-6)

2014-10-22 Shinya T-Y, NAIST 40

応用その1 行列積・ステンシル アクセラレータ

2014-10-22 Shinya T-Y, NAIST 41

高性能コンピュータシステム設計コンテスト

- 競技内容
 - 指定のFPGAボード上に指定のアプリケーションを処理可能な計算機システムを実装し処理時間を競う
 - 指定FPGAボード
 - ・ Digilent Atlys (Xilinx Spartan6 LX45)
 - ・ Terasic DE2-115 (Altera Cyclone 4) など
- 結果
 - 第1回：準優勝
 - ・ 自作MIPSコア+アクセラレータ2種
 - 高前田 (山崎) 伸也, 吉瀬 謙二: メモリ抽象化フレームワークPyCoRAMを用いたソフトプロセッサ混載FPGAアクセラレータの開発
 - 第2回：3位
 - ・ Microblaze+アクセラレータ2種
 - 田ノ元 正和, 枝元 正寛, 竹内 昌平, 高前田 (山崎) 伸也: IPコア開発フレームワークPyCoRAMを用いたHW/SW協調FPGAアクセラレータの開発



2014-10-22 Shinya T-Y, NAIST 42

ベンチマークアプリケーション4種

アプリケーション	説明	メモリシステムへの要求
310_sort	整数ソート	低レイテンシ
320_mm	行列積 (整数)	高バンド幅
330_stencil	ステンシル計算 (9点・整数)	高バンド幅
340_spath	最短経路問題	低レイテンシ

行列積・ステンシル計算 専用アクセラレータ向き


ソート・最短経路問題 専用アクセラレータは面倒

CPUコア+専用アクセラレータが良さそう

2014-10-22 Shinya T-Y, NAIST 43

第2回コンテスト用アクセラレータ構成


- PyCoRAMでIPコア2種を実装
 - MicroblazeからはAXI4スレーブ経由でメモリマップドI/Oで制御



2014-10-22 44


行列積アクセラレータ

- 行列A・B・Cの各行をCoRAMメモリに格納
 - DRAMとの間のデータ転送をコントロールスレッドが担当
 - 毎サイクル乗算パイプラインにデータを投入
 - 行列Bの転送と演算をダブルバッファリング
 - SIMD幅をメモリバンド幅を使い切るようにチューニング





ステンシル計算アクセラレータ

- 元配列の3行と結果配列の1行をCoRAMメモリに格納
 - DRAMとの間のデータ転送をコントロールスレッドが担当
 - 毎サイクル加算・除算パイプラインに3点分のデータを投入
 - 過去3サイクルの入力値の合計を9で割る (3点×3サイクル=9点)
 - 計算1行分毎に結果を書き戻して元配列の次の1行を読み込む



性能 (第2回コンテスト)

- データ転送時間を含む総時間
- リファレンスデザインと比較して大幅な速度向上
 - 行列積・ステンシル・最短経路 (ソフト実装) ではデータ転送に要する時間が殆ど
 - 僅差だった・・・? ☹



応用その1 グラフ処理 アクセラレータ

ダイクストラ法アクセラレータ [高前田+, CPSY2014-07]

- 不規則なメモリアクセスパターンを持つアプリにおける PyCoRAM適用可能性を明らかにする
 - 規則的なメモリアクセスパターンを持つアプリケーション (行列積・ステンシル) はバンド幅律速
 - メモリアクセスレイテンシの影響が大きいアプリで使えるの?
 - ・ まずは実装してみましょう
- 今回の題材: グラフ処理
 - 最短経路探索 (ダイクストラ法)
 - ・ ボトルネックになりそうな箇所
 - 未訪問ノードの管理 → 距離をキーとした優先度キュー
 - 隣接ノード情報 (コスト・親ノード) の読み書き → ページング

2014-10-22 Shinya T-Y. NAIST 49

PyCoRAMを用いたダイクストラIPコア

- PyCoRAMを使って演算モジュールはVerilog HDLで実装
メモリアクセス制御はPythonで実装

2014-10-22 Shinya T-Y. NAIST 50

PyCoRAMを用いたダイクストラIPコア





- ステージ1: 最小コストノード取り出し

2014-10-22 Shinya T-Y. NAIST 51

PyCoRAMを用いたダイクストラIPコア

- ステージ2: ノード情報読み出し

2014-10-22 Shinya T-Y. NAIST 52




実装の詳細

- AXI4インターコネクト：4構成
 - クロスバー2種：パイプラインレジスタ等を持つ高性能タイプ
 - C128: 128ビット幅
 - C32: 32ビット幅
 - 共有バス2種：リソース使用量を優先した省エリアタイプ
 - S128: 128ビット幅
 - S32: 32ビット幅
- AXI4バスでは異なるマスターポート間ではRead/WriteのIn-order順番が保証されていない
 - 先にバスにリクエストが発行したからといって必ず先に処理されるわけではない
 - 特に Write → Read の依存関係には注意が必要
 - 解決策
 - AXI4バスの設定で書き込みポートのPriorityを高くする

2014-10-22 Shinya T-Y, NAIST 57

評価


- FPGAボード実機で評価
 - ボード: Digilent Atlys
 - FPGA: Spartan-6 LX45
 - DRAM: DDR2-800 (1.6GB/s), 128MB
 - ツール: Xilinx PlanAhead 14.7, XPS 14.7
- 汎用PC上と比較
 - Intel Core i7 3770K (3.5GHz), DDR3-1600 (12.8GB/s ×2)
 - Linux (Ubuntu 14.04), gcc 4.8.2 (-O3)
- グラフ
 - XORSHIFT乱数を用いてランダムに生成
 - ノード数: 5000, エッジ数: 100000
 - より大規模なグラフはデバッグが間に合わなかったため今後の課題ということ...



2014-10-22 Shinya T-Y, NAIST 58

実行時間

- FPGA上の実装は汎用PCと比べて25倍程度低速Ⓞ
- メモリバンド幅あたりの性能でも1.5倍程度悪い...
- なぜか?
 - データセットが小さい・OoOプロセッサのMLP抽出能力は凄い




Configuration	Execution Time [msec]
C128	498.9
C32	492.7
S128	413.4
S32	404.3
x86	16.2

2014-10-22 Shinya T-Y, NAIST 59

実行時間

- FPGAでの実行時間を比べてみると直感と真逆の結果
- クロスバーよりも共有バスの方が高性能!
- バス幅が狭い方が高性能!
- なぜか?
 - 共有バスの方がレイテンシが短い
 - バス幅が短い方がレイテンシが短い
- ➡ 必要なモノ: 高バンド幅ではなく短いレイテンシ



Configuration	Execution Time [msec]
C128	498.9
C32	492.7
S128	413.4
S32	404.3
x86	16.2

2014-10-22 Shinya T-Y, NAIST 60

まとめ

2014-10-22

Shinya T-Y, NAIST

61

今後の展望

- ロジックのモデリング方式
 - コンピューティングロジックもHDLで書きたくない
 - 計算カーネルに特化したマルチパラダイム処理系・DSL?
 - ・ MyHDLとの連携方式を実装中
- 静的解析による性能・電力チューニング
 - より少ないエフォートでより高いメモリ性能
 - 電力効率の高いネットワーク・システム構成の自動選択
- 実アプリケーションへの適用
 - イーサネット直結系のオフローダ (ストリーム処理?)
 - ストレージ直結系のアクセラレータ (ビッグデータ?)


2014-10-22

Shinya T-Y, NAIST

62

まとめ

- PyCoRAM: 高次合成技術とメモリシステム抽象化を用いたアクセラレータIPコア開発のためのフレームワーク
- 開発したツール・フレームワークはgithubにて公開中
 - PyCoRAM: <http://shtaxxx.github.io/PyCoRAM/>
 - Pyverilog: <http://shtaxxx.github.io/Pyverilog/>



2014-10-22

Shinya T-Y, NAIST

63

