[Date Prev][Date Next][Thread Prev][Thread Next][Date Index][Thread Index]

(sigemb-info 439) DAシンポジウム参加募集（7/24〆）

SIGEMB関係各位

SIGEMBが協賛しておりますDAシンポジウムの参加案内をお送り致します。今年
は、DAシンポジウムとSWESTの共同開催が復活しました。両方に参加されます場
合、SWESTの参加費が若干割り引かれます。是非、両方にご参加頂きたくお願い
致します。

冨山宏之
名古屋大学

======================================================================

　　　　　　　　　　　　　　DAシンポジウム2009
　　　　　　　　　　　　− システムLSI設計技術とDA −

　システムLSI設計技術は、情報家電、携帯機器、コンピュータ、ネットワーク
システム
など現在および将来の電子装置の進歩を支える重要技術の一つです。本シンポジ
ウムでは
システムLSIの設計技術およびDA技術の進展に役立てるため、最新の技術発表と
技術動向
情報の交換を目的として発表と討論の場を提供するものであり、下記要領で開催
いたしま
す。

日　　時　　2009年8月26日(水)12：50〜18：10(受付11：50開始。懇親会19：00〜)
　　　 　　　　　　　27日(木) 9：00〜16：30

会　　場　　ホテルアローレ（石川県加賀市柴山町と5-1）
　　　　　　(http://www.arrowle.co.jp/)
　　　　　　※当日は、小松空港、JR加賀温泉駅から無料送迎バスを運行予定です。
主　　催　　情報処理学会 システムLSI設計技術研究会
　　　　　　(http://www.ipsj.or.jp/sig/sldm/)
協　　賛　　情報処理学会 組込みシステム研究会 (EMB)
　　　　　　(http://www.ertl.jp/SIGEMB/)


　参加ご希望の方は、期日までに以下の方法にてお申込み下さい。

■申込締切　　 2009年7月24日(金)

■参 加 費(いずれも論文集代、宿泊費、懇親会費を含む。消費税込)
　　　　正会員　　　　　30,000円
　　　　研究会登録会員　24,000円
　　　　学生　　　　　　20,000円
　　　　非会員　　　　　35,000円
　　　　論文集のみ　　　 5,000円(送料/税込)

※諸般の事情により、論文募集時にお知らせした参加費から見直しを行っており
ます。
誠に申し訳ありませんが、ご了承下さい。

※DAシンポジウムは、原則として開催日程通しての参加となっております。やむ
をえず
部分的に参加される場合には、宿泊費分が減額されます。詳細は申込方法をご参
照下さい。

■申込方法　
学会Webページの行事申込(https://www.ipsj.or.jp/02moshikomi/event/event-
da2009.html)よりお申込み下さい。
本年より参加費のお支払い方法に当日の現金払いがなくなりました。8月末まで
のお振込みでお願いします。
（原則8月末ですが、9月以降になる場合は、その旨ご連絡ください。）

※論文集のみの場合は申込方法が異なります。参加申込締切後も在庫がある限り
受付いたします。
以下の内容を、研究部門宛にE-mail(sig"at"ipsj.or.jp)か、FAX：(03)3518-
8375にてお送り下さい。
発送はシンポジウム終了後となります。請求書を同封してお送りしますので、到
着しましたらお手続き下さい。
　　[氏名 、勤務先、送付先住所(勤務先 / 自宅)、郵便番号、住所、Tel 、
Fax、E-mail、
　　 論文集のみ : 　冊、請求書 :　 通、 見積書 : 　通、 納品書 :　 通、
請求書記載名義］

※参加申込後、やむを得ず参加を取り消される場合は、申込締切日までにお願い
します。
　取り消しの連絡のない場合は、準備の都合上、参加費を徴収いたします。

※DAシンポジウム2009参加申込みをした時点で
　参加章引換券を兼ねた申込受信確認のメールを自動送信いたします。
　受領確認のメールをプリントアウトして、当日お持ちいただき、受付時にご提
示下さい。
　万一、左記メールが届かなかった場合、お手数ですが末尾に記載の
　【■申込/照会先】まで、電話またはE-mailにてご連絡下さい。
 (今年度より、参加章引換券、プログラム、会場案内等の郵送は行いません。
　会場案内等は、頭記 URL にてご確認下さい。)

※DAシンポジウムは、原則として開催日程通しての参加となっております。やむ
をえず
　　　部分的に参加される場合には減額します。(宿泊なしの場合、1泊につき
11,000円(学生
　　　の場合は1泊につき7,000円)を減額します。なお、宿泊せずに懇親会に参
加する場合は、
　　　懇親会分として7,000円をお支払いいただきます。)

※本行事申込書に記載の個人情報は、本シンポジウム運営(例えば、部屋割り作業や
　部屋割り名簿での氏名開示なども含む)以外の目的に使用いたしません。

※DAシンポジウムは、自由闊達な議論を行うために、カジュアルな服装での参加
を推奨
　しています。

■請求書・領収書について
情報処理学会が発行するDAシンポジウムの請求書・領収書の額は、上記参加費の
通りと
なります。宿泊費、参加費個々の内訳は請求書に記載されません。
参加費個々の内訳に関しては、当日、別紙にてお渡しいたします。



■申込/照会先
〒101-0062　東京都千代田区神田駿河台1-5　化学会館4F
社団法人 情報処理学会
研究部門　シンポジウム係
E-mail:sig"at"ipsj.or.jp（"at"を@に置き換えて下さい） Tel(03)3518-8372　
Fax(03)3518-8375


=================================================================================
■招 待 講 演
◆招待講演(8月26日(水)13：00〜14：20　セッション1A-1)
「近接場高速無線通信」黒田忠広(慶應義塾大学)

短距離無線通信の応用が広がっています。ユビキタスな時代を迎え、モノとモノ
をワイヤレスに繋ぐ応用は拡大しています。通信距離が波長の1/10程度より短く
なると、電磁界は近接場特有の性質を現します。例えば、パッケージ内に積層実
装されたチップ間の無線通信は近接場通信です。誘導結合を用いたチップ間無線
通信（ワイヤレスTSV）は、TSV（貫通シリコンビア）に匹敵する性能を格安に実
現できます。大学での基礎研究を経て、産業界との応用研究が始まりました。例
えば、NANDフラッシュメモリを積層してSSD（Solid-State Drive）を１つのパッ
ケージ内に収納できます。性能要求に応じてプロセッサの積層枚数を変えれば、
１つのチップで広い応用範囲をカバーできます。プロセッサとメモリの通信が広
帯域で低電力に安く実現できます。位置が異なるコイルを誘導結合させるための
再配線用インターポーザも研究されています。通信距離を数mmに延ばせば、パッ
ケージ越しにチップ内部のバスをモニターしてデバッグしたり、非接触にウェハ
ーテストができます。電力も無線給電すれば、応用はさらに拡大します。本講演
では、近接場高速無線通信の技術と応用をご紹介致します。

◆DAS/SWEST共同招待講演(8月27日(木)15:05〜16:25　セッション7A-1)
「C言語ベース設計に対する高位設計検証技術」藤田昌宏(東京大学)

SoC設計を中心として、C言語ベース設計の導入が進んでいる。正しく動作するチ
ップを速やかに設計するという観点からは、設計の初期段階である高位設計にお
ける設計検証技術が非常に重要になる。ここでは、C言語ベース設計に基づくハ
ードウェ ア・ソフトウェア協調設計を念頭に、設計検証技術の現状と動向につ
いて解説する。形式的検証技術の実用的な利用および応用という視点に立つ技術
に関し、モデルチェッキングと等価性検証技術に両面について説明していく。実
際に利用して有意義な検証手法とするためには、設計最適化技術との連携も必須
であり、対象を絞った検証技術の研究開発が活発に続けられている。また、シミ
ュレーションにおいても、効果的なシミュレーションパターンを作成する際に形
式的技術が利用されている。これらの動向をまとめながら、今後の方向性につい
ても議論する。


=================================================================================
■プ ロ グ ラ ム
8月26日(水)　＊セッションA:会議室A セッションB:会議室B セッションC:会議室C
○[12：50〜13：00]開会の挨拶

●[13：00〜14：20]セッション1A：招待講演
 (1A-1)  近接場高速無線通信
         ○黒田忠広(慶應義塾大学)

●[14：30〜16：10]セッション2A：低消費電力技術
 (2A-1)  MTCMOSパワーゲーティング回路の最適配置に関する一検討
         ○宮島淳企、彦坂勇介、山内寛人、福井正博(立命館大学)
 (2A-2)  入力ベクトルの適切な選択によるピーク電力高速見積り手法
         ○高橋伸嘉、高橋 伸嘉、富岡 洋一(東京工業大学)、小平 行秀(会津大
学)、高橋 篤司(大阪大学)
 (2A-3)  膀胱内圧測定用カプセル型圧力測定器向け低消費電力プロセッサの設計
         ○近藤兼弘、岩戸宏文、坂主圭史、武内良典、今井正治(大阪大学)
 (2A-4)  レジスタの機能を考慮した低電力クロックゲーテッドレジスタの構成法
         ○奥平拓見、石原　亨、井上弘士(九州大学)

●[14：30〜16：10]セッション2B：診断・テスト・検証
 (2B-1)  限定モデル検査を用いた高位設計向けテストパタン生成手法
         ○山崎晃嗣、青木　孝、重松智志、原田育生、小野澤晃(NTTマイクロシ
ステムインテグレーション研究所)
 (2B-2)  素子のクラスタリングを用いた論理診断手法
         ○塩木講輔、岡田匠史、渡辺浩介、廣瀬哲也、黒木修隆、沼　昌宏(神
戸大学)
 (2B-3)  信号線欠落に対応した論理診断における変更箇所数削減
         ○渡辺浩介、岡田匠史、塩木講輔、廣瀬哲也、黒木修隆、沼　昌宏(神
戸大学)
 (2B-4)  ハードウェア/ソフトウェア協調設計の形式的検証における同期点の抽
出による効率的な状態削減手法
         ○西原　佑、松本剛史、藤田昌宏(東京大学)

●[14：30〜16：10]セッション2C：レイアウト
 (2C-1)  柔軟な信頼性を実現する再構成可能アーキテクチャのための配置配線
ツール
         ○今川隆司、廣本正之(京都大学)、高永　勲、Dawood Alnajjar、密山
幸男(大阪大学)、越智裕之、佐藤高史(京都大学)
 (2C-2)  (発表キャンセル)
 (2C-3)  LSI Floorplanning Based on Parallel Simulated Annealing for
Multicore Processors
         ○稲木雅人(広島市立大学)、佐藤友昭(エルピーダメモリ)、永山忍、若
林真一(広島市立大学)
 (2C-4)  レイアウト配置ECOの有効性判定法
         ○宮城　悠、吉田佑馬、村岡道明、豊永昌彦(高知大学)

●[16：30〜18：10]セッション3A：ばらつき
 (3A-1)  広範囲な製造・環境ばらつきに対応したゲート遅延モデル
         ○新開健一、橋本 昌宜(大阪大学)
 (3A-2)  電源ノイズや製造ばらつきによるクロックジッタ・スキューを考慮し
た統計的タイミング解析
         ○橋本昌宜、榎並孝司、新開健一、二宮進有、阿部慎也(大阪大学)
 (3A-3)  チップ内ばらつきがフリップフロップの動作特性に与える影響
         ○砂川洋輝、土谷　亮(京都大学)、小林和淑(京都工芸繊維大学)、小野
寺秀俊(京都大学)

●[16：30〜18：10]セッション3B：高位合成
 (3B-1)  充足可能性判定に基づくバインディングによる最大動作周波数の向上
         ○淵田裕基(図研)、野中 雄太、瀬戸謙修、丸泉琢也、白木靖寛(東京都
市大学)
 (3B-2)  コンフィギュラブル・プロセッサのための分散型小面積命令デコーダ
生成手法の提案
         ○大沢弘樹、岩戸宏文、坂主圭史、武内良典、今井正治(大阪大学)
 (3B-3)  設計探索を効率化するためのシステムレベル通信モデルと自動合成ツール
         ○柴田誠也、本田晋也、冨山宏之、高田広章(名古屋大学)

●[16：30〜18：10]セッション3C：ディペンダブル
 (3C-1)  楕円曲線暗号に対するスキャンベース攻撃
         ○奈良竜太、戸川望、柳澤政生、大附辰夫(早稲田大学)
 (3C-2)  STARCのサインオフコーナー削減戦略
         ○貞弘篤男(ソニーLSIデザイン)、吉村輝己(富士通VLSI)、小川公裕(STARC)
 (3C-3)  マルコフモデルを用いた順序回路のソフトエラー耐性評価手法
         ○赤峰悠介、吉村正義、松永裕介(九州大学)

○[19：00〜 ]懇親会


8月27日(木)　＊セッションA:会議室A セッションB:会議室B
●[9：25〜10：15]セッション4A：遅延解析
 (4A-1)  遅延モニタ回路によるプロセス変動量の推定
	 ○Islam A.K.M. Mahfuzul、土谷　亮、小林和淑、小野寺秀俊(京都大学)
 (4A-2)  パス遅延測定によるチップ特性の推定手法
         ○高橋知之、上薗　巧(東京工業大学)、越智裕之(京都大学)、益　一哉
(東京工業大学)、佐藤高史(京都大学)

●[9：00〜10：15]セッション4B：再構成デバイス
 (4B-1)  GPUを用いた超並列電源シミュレータの一実装と評価
         ○磯田有哉、横田　誠、菅野尚子、谷口一徹(立命館大学)、吉川雅弥
(名城大学)、福井正博(立命館大学)
 (4B-2)  FPGAを対象としたマルチオペランド加算器合成手法
         ○松永多苗子、木村晋二(早稲田大学)、松永裕介(九州大学)
 (4B-3)  A new framework to speed up dynamic reconfiguration and
readback of Virtex-4 devices
         ○Rzysztof Jozwik、本田晋也、冨山宏之、高田広章(名古屋大学)

●[10：30〜12：10]セッション5A：SoC設計
 (5A-1)  バースト転送を考慮したバスプロトコル変換器の自動合成
         ○酒井皓太、垣内洋介、濱口清治、柏原敏伸(大阪大学)
 (5A-2)  7T/14T SRAMを内部メモリに用いたマルチコアプロセッサアーキテク
チャの検討
         ○中田洋平、川口　博、吉本雅彦(神戸大学)
 (5A-3)  トラフィック情報に基づくNoCのスループット向上を実現するIPコアの
トポロジ決定手法
         ○打越　寛(豊橋技術科学大学)、杉原　真(豊橋技術科学大学、CREST)
 (5B-4)  メモリアクセスを考慮した階層型CDFGからのHDL自動生成手法
         ○大亦真一、加藤 俊之、宮内崇旭、西門秀人、山内寛紀(立命館大学)

●[10：30〜11：45]セッション5B：微細化技術
 (5B-1)  NBTI劣化予測におけるトランジスタ動作確率算出法の評価
         ○郡浦宏明、密山 幸男、橋本 昌宜(大阪大学)
 (5B-2)  超高速VLSI実装基板向け高シグナルインテグリティ配線の提案とその
実測評価
         ○中山廣士、島内優希、相部範之(筑波大学)、吉原郁夫(宮崎大学)、山
口佳樹、安永守利(筑波大学)
 (5B-3)  SRAMセル歩留まり解析時間短縮に向けた、モンテカルロ高速化手法の提案
         ○佐藤修平、蜂屋孝太郎(ジーダット)

●[13：30〜14：50]　セッション6A：SWEST/DAS共同招待講演
 (6A-1)  人工衛星プロジェクト〜本命ミッションは人づくり！〜
         ○竹内修(東大阪宇宙開発協同組合＜SOHLA＞前理事長)

●[15：00〜16：20]　セッション7A：DAS/SWEST共同招待講演
 (7A-1)  C言語ベース設計に対する高位設計検証技術
         ○藤田昌宏（東京大学）

○[16:20〜16:30]閉会の挨拶