[Date Prev][Date Next][Thread Prev][Thread Next][Date Index][Thread Index]

(sigemb-info 85) ＤＡシンポジウム(7/12-13) 参加者募集（締切6/2)

SIGEMB関係各位

SIGEMBが協賛していますDAシンポジウムの参加案内をお送り致します。

参加申込み締切り：6月2日(金)
申込み　→　https://www.ipsj.or.jp/cgi-bin/mousikomi.cgi?code=S-DA2006

SWESTと連続開催(一部同時開催)です。

冨山宏之

==========================================================================
　　　　　　　　　　　　　　DAシンポジウム2006
　　　　　　　　　　　　− システムLSI設計技術とDA −

　システムLSI設計技術は、情報家電、携帯機器、コンピュータ、ネットワーク
システム
など現在および将来の電子装置の進歩を支える重要技術の一つです。本シンポジ
ウムでは
システムLSIの設計技術およびDA技術の進展に役立てるため、最新の技術発表と
技術動向
情報の交換を目的として発表と討論の場を提供するものであり、下記要領で開催
いたしま
す。

日　　時　　2006年7月12日（水）12：50〜18：10（受付11：50開始。懇親会
19：00〜）
　　　 　　　　　　　13日（木） 9：00〜16：20

会　　場　　遠鉄ホテルエンパイア （静岡県浜松市舘山寺町1891番地）
　　　　　　(http://www.entetsu.co.jp/kaihatu/empire/)
主　　催　　情報処理学会 システムLSI設計技術研究会 (SLDM)
　　　　　　(http://www.ipsj.or.jp/sig/sldm/)
協　　賛　　情報処理学会 組込みシステム研究会 (SIGEMB)
　　　　　　(http://www.ertl.jp/SIGEMB/)

　また、今回は昨年に引続きSWEST8（組込みシステム技術に関するサマーワーク
ショップ）
　(http://www.ertl.jp/SWEST/)と同時開催（7月13日〜14日）致します。


　参加ご希望のかたは、期日までに以下の方法にてお申込みください。

■申込締切　　 2006年6月2日（金）

■参 加 費（いずれも論文集代、宿泊費、懇親会費を含む。消費税込）
　　　　正会員　　　　　25,000円
　　　　研究会登録会員　20,000円
　　　　学生　　　　　　16,000円
　　　　非会員　　　　　30,000円
　　　　論文集のみ　　　 5,000円（送料/税込）

※DAシンポジウムは、原則として開催日程通しての参加となっております。やむ
をえず
部分的に参加される場合には、宿泊費分が減額されます。詳細は申込方法をご参
照下さい。

■申込方法　
学会の申込用ホームページ
(https://www.ipsj.or.jp/cgi-bin/mousikomi.cgi?code=S-DA2006)
よりお申込みください。

※参加申込後，やむを得ず参加を取り消される場合は，申込締切日までにお願い
します。
　取り消しの連絡のない場合は，準備の都合上，参加費を徴収致します。

※申し込み受領のメールをお送りいたします。また、後日参加章引換券を郵送し
ます。

※DAシンポジウムは、原則として開催日程通しての参加となっております。やむ
をえず
　部分的に参加される場合には減額します。その場合、宿泊なしと「通信欄」に
記入し
　1泊につき9,000円（学生の場合は1泊につき5,000円）を差し引いた金額を
　「参加費欄」にご記入下さい。尚、宿泊せずに懇親会に参加する場合は、懇親
会は参加
　と「通信欄」に追記し、7,000円を追加料金として当日受付にて現金でお支払
い下さい。

※DAシンポジウムは参加費に懇親会費が含まれるため、行事申込書の「懇親会
費」は空欄
　にして下さい。

※本行事申込書に記載の個人情報は、本シンポジウム運営（例えば、部屋割り作業や
　部屋割り名簿での氏名開示なども含む）以外の目的に使用致しません。

※DAシンポジウムは、自由闊達な議論を行うために、カジュアルな服装での参加
を推奨
　しています。

※SWESTに参加される方は、「通信欄」にご記入下さい。部屋割りでなるべく考慮
します。

■請求書・領収書について
情報処理学会が発行するDAシンポジウムの請求書・領収書の額は、上記参加費の
通りと
なります。宿泊費、参加費個々の内訳は請求書に記載されません。
参加費個々の内訳に関しては、当日、別紙にてお渡しいたします。

■申込/照会先
〒101-0062　東京都千代田区神田駿河台1-5　化学会館4F
社団法人 情報処理学会
研究部門　シンポジウム係
E-mail:sig@xxxxxxxxxx 　Tel（03）3518-8372　Fax（03）3518-8375


=================================================================================
■招 待 講 演
◆DAS招待講演（7月12日（水）13：00〜14：20　セッション1B-1）
「統計的タイミング解析のプロセサ設計への適用」　松岡 英俊(富士通研究
所)、小松 裕成(富士通)

　最先端の半導体プロセスが90nmから65nmの一層の微細化により、ばらつきが設
計に与え
　る影響は非常に大きくなってきた。動作周波数がGHzを超えるプロセサ設計で
は、従来の
　ワースト条件に基づくタイミング設計では目標周波数を実現することはすでに
困難とな
　っている。
　近年、各種解析において、ばらつきを統計的に扱う手法が注目されている。特
に、統計
　的タイミング解析では、ランダムな遅延バラツキを確率分布として統計的に扱
うことに
　よって、バラツキを考慮した遅延をより正確に見積ることが可能となってい
る。すでに
　多くの研究がなされているが、実際のLSI設計に適用されている例は少ない。
我々は、研
　究所と事業部が連携して、自社のマイクロプロセサ設計用タイミング解析ツー
ルに統計
　的解析機能を組み込み、統計的タイミング解析ツールを実用化した。本講演で
は、前半
　で研究所での取り組んできた技術を解説し、後半では実際のプロセサ設計への
適用に際
　して克服してきた様々な課題、設計フローの中での位置付け、適用事例などを
解説する。

◆DAS/SWEST招待講演（7月13日（木）14：50〜16：10　セッション7A-1）
「システムLSIのC言語ベース設計の現状と将来」　若林 一敏(NEC)

　ソフトウェアの高級言語コンパイラの実用化から遅れること30年、ようやく
ハードウェ
　ア向けの高級言語コンパイラの実用化が始まった。かつて「シリコンコンパイ
ラ」と呼
　ばれた時代に想定した形式とは違ったが、C記述→動作合成→論理合成→レイアウト→
　チップという工程で実用的なLSIの自動化が可能となってきた。昨年度、我々
はC言語ベ
　ースで設計した数百億円のチップを出荷している。本講演では、動作合成の基
礎原理を
　紹介した上で、さらに実用化のために必要な種々の工夫について議論する。さ
らに、設
　計事例を通して、従来の人手設計と、動作合成回路の違い、優劣（勝つ場合負
ける場合
　の理由付け）、うまくいった場合の特徴的な効果等を解説する。
　また、最近話題となっている動的再構成チップ向けCコンパイラにもふれる。


=================================================================================
■プ ロ グ ラ ム
7月12日（水）　＊セッションB:会議室B セッションC:会議室C セッションE:会議室E
○[12：50〜13：00]開会の挨拶

●[13：00〜14：20]セッション1B：DAS招待講演
 (1B-1)  統計的タイミング解析のプロセサ設計への適用
         松岡 英俊(富士通研究所)、小松 裕成(富士通)

●[14：30〜16：10]セッション2B：微細化技術と配線
 (2B-1)  統計的STA の精度検証手法
         ○小林 宏行(日本シノプシス)、小野 信任(ジーダット・イノベーショ
ン)、佐藤 高史(東京工業大学)、岩井 二郎(数理システム)、橋本 昌宜(大阪大学)
 (2B-2)  トランジスタと配線構造のばらつきを考慮した遅延時間のワースト
ケース解析
         ○福岡 孝之、土谷 亮、小野寺 秀俊(京都大学)
 (2B-3)  BGAパッケージにおける 配線混雑度を考慮した順行配線経路の自動生
成手法
         ○富岡 洋一、高橋 篤司(東京工業大学)
 (2B-4)  マルチカラムセル描画装置のためのCPマスク開発手法
         ○杉原 真(九州システム情報技術研究所)、中村 健太、松永 裕介、村
上 和彰(九州大学)

●[14：30〜15：45]セッション2C：非同期回路設計と論理合成
 (2C-1)  不要セルを再利用する論理診断に基づく論理再合成手法
         ○石原 俊郎、新居 良祐、飯田 貴行、沼 昌宏(神戸大学)
 (2C-2)  データフローグラフからの非同期式回路自動合成
         ○松本 敦(東京工業大学)、米田 友洋(国立情報学研究所)
 (2C-3)  Integer Linear Programmingを用いた束データ方式による非同期式回
路のスケジューリング
         ○齋藤 寛(会津大学)、米田 友洋(国立情報学研究所)、南谷 崇(東京大学)

●[14：30〜16：10]セッション2E：SoC設計
 (2E-1)  高位合成技術を利用したカスタム命令自動生成手法
         ○瀬戸 謙修、藤田 昌宏(東京大学)
 (2E-2)  命令のビヘイビア記述からのプロセッサ生成手法の提案
         ○城 武史、坂主 圭史、武内 良典、今井 正治(大阪大学)
 (2E-3)  連携処理を考慮したネットワークプロセッサ合成システム
         ○中山 敬史、戸川 望、柳澤 政生、大附 辰夫(早稲田大学)
 (2E-4)  固定優先度調停方式バスにおける転送優先度探索手法の提案と評価
         ○伊藤 隆浩、今井 正治、武内 良典、坂主 圭史(大阪大学)

●[16：30〜18：10]セッション3B：配置手法と階層設計
 (3B-1)  ソフトコンピューティングによる機能ブロック概略配置手法の開発と評価
         ○今井 宏規、梅澤 登志矢、相場 泰孝、石川 晴康、加藤 晃央、江口
一彦(愛知工業大学)
 (3B-2)  アナログレイアウトCADのための２次元コンパクションの一手法
         ○森田 祐司、藤吉 邦洋(東京農工大学)
 (3B-3)  同一機能ブロックを複数含む大規模回路の一階層設計手法
         ○岡本 匠、多和田 茂芳、後藤 崇(NEC)、田形 充、高永 潤(NECソフト
ウェア北陸)
 (3B-4)  タイミングバジェットを不要とする階層設計手法
         ○田形 充(NECソフトウエア北陸)、中村 祐一(NEC)

●[16：30〜17：45]セッション3C：テスト手法
 (3C-1)  FPGA遠隔再構成環境における組込み自己テスト
         ○原田 英雄(熊本大学)、三股 佳史(日立)、永田 和生(熊本電波工業高
等専門学校/熊本大学)、久我 守弘、末吉 敏則(熊本大学)
 (3C-2)  フルスキャン順序回路用2パターンテストに対するドントケア判定
         ○谷口 謙二郎(九州工業大学)、宮瀬 紘平(科学技術振興機構)、梶原
誠司、温 暁青(九州工業大学)
 (3C-3)  ブリッジ故障対応IDDQ故障診断効率向上に向けた近接配線ペアリスト
生成手法
         ○伊藤 俊明、金本 俊幾、小谷 憲、清水 良浩(ルネサステクノロジ)、
寺井 正幸(大阪学院大学)

●[16：30〜17：45]セッション3E：マルチプロセッサシステム設計
 (3E-1)  Tightly-Coupled-Thread Model: A New Design Framework for
Multiprocessor System-on-Chips
         ○Tsuyoshi Isshiki、Mohammad Zalfany Urfianto、Arif Ullah Khan、
Dongju Li、Hiroaki Kunieda(東京工業大学)
 (3E-2)  Data-driven Multiprocessor SoC Architecture Design Based on
Tightly-Coupled-Thread Model
         ○Mohammad Zalfany Urfianto、Arif Ullah Khan、Tsuyoshi Isshiki、
Dongju Li、Hiroaki Kunieda(東京工業大学)
 (3E-3)  マルチプロセッサ対応ハードウェア/RTOS・コシミュレーション環境の実現
         ○古川 貴士、近田 慎一郎、本田 晋也、冨山 宏之、高田 広章(名古屋
大学)

○[19：00〜 ]懇親会


7月13日（木）　＊セッションA:会議室A セッションE:会議室E
●[9：00〜10：15]セッション4A：コデザイン
 (4A-1)  Java言語をベースにしたシステム設計手法の提案
	 ○寺井 裕幸、小山 学(近畿大学)、中原 和彦(Spansion Japan)、山田 晃久
(シャープ)、神戸 尚志(近畿大学)
 (4A-2)  バジェット追加ツールを活用したアーキテクチャ性能評価手法
	 ○伊藤 徳義(半導体理工学研究センター)、森 義一(沖ネットワークエルセスア
イ)、荒木 大(インターデザイン・テクノロジー)、 新舎 隆夫(半導体理工学研
究センター)
 (4A-3)  動作合成におけるモジュール構成の最適化
         ○原 祐子、冨山 宏之、本田 晋也、高田 広章(名古屋大学)

●[9：00〜10：15]セッション4E：検証手法
 (4E-1)  高位合成を利用したデータパス抽象化に基づく等価性検証手法
         ○西原 佑、松本 剛史、藤田 昌宏(東京大学)
 (4E-2)  線形計画法に基づく逐次化を利用したシステムレベル設計での動作並
列化の前後での等価性検証手法
         ○松本 剛史、Thanyapat Sakunkonchak(東京大学)、齋藤 寛(会津大
学)、小松 聡、藤田 昌宏(東京大学)
 (4E-3)  複数のFPGAボードを使用した回路検証手法
         ○細川 晃平、松本 克裕、森 創司、田中 克典、中村 祐一(NEC)

●[10：30〜12：10]セッション5A：アーキテクチャ設計技術
 (5A-1)  タイミング違反を積極的に利用するプロセッサの評価のための回路遅
延を考慮するアーキテクチャレベル評価環境の構築
         ○国武 勇次、千代延 昭宏、田中 康一郎(九州工業大学)、佐藤 寿倫
(九州大学)
 (5A-2)  レジスタ分散・共有併用型アーキテクチャを対象としたフロアプラン
を考慮した高位合成手法
         ○大智 輝、小原 俊逸、戸川 望、柳澤 政生、大附 辰夫(早稲田大学)
 (5A-3)  自己再構成アーキテクチャ評価検討のための合成ツール
         ○廣本 正之、神山 真一、中原 健太郎、筒井 弘、越智 裕之、中村 行
宏(京都大学)
 (5A-4)  粒度可変論理セルを持つ再構成デバイスの実装効率評価
         ○松山 和憲、山口 良一、中山 英明、尼崎 太樹、飯田 全広、末吉 敏
則(熊本大学)

●[10：30〜12：10]セッション5E：低消費設計と電源解析
 (5E-1)  バッファに着目した適応型周波数制御による消費電力削減手法
         ○山本 達也、田宮 豊、富田 憲範(富士通研究所)
 (5E-2)  細粒度動的スリープ制御による動作時リーク電力低減手法
         ○大久保 直昭、宇佐美 公良(芝浦工業大学)
 (5E-3)  主成分分析による電源電圧変動の統計的モデル化手法
         ○榎並 孝司、橋本 昌宜、尾上 孝雄(大阪大学)
 (5E-4)  マイクロプロセサ設計における電源網設計・解析とその応用
         ○伊藤 則之、吉竹 昭博、小松 裕成、芳野 弘宣(富士通)、天野 靖
雄、棚村 佳保(富士通コンピュータテクノロジーズ)、河村 吉陽(AMD)、Chung-
Kuan Cheng(University of California at San Diego)

●[13：15〜14：35]セッション6A：SWEST/DAS共同招待講演
 (6A-1)  検討中

●[14：50〜16：10]セッション7A：DAS/SWEST共同招待講演
 (7A-1)  システムLSIのC言語ベース設計の現状と将来
         若林 一敏(NEC)

○[16：10〜16：20]閉会の挨拶